This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(A)File 347:JAPIO (c) 1998 JPO & JAPIO. All rts. reserv.

02620670
MANUFACTURE OF THIN FILM TRANSISTOR

PUB. NO.: **63-237570** [JP 63237570 A] PUBLISHED: October 04, 1988 (19881004)

INVENTOR(s): TAKENAKA SATOSHI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 62-072367 [JP 8772367] FILED: March 26, 1987 (19870326)

INTL CLASS: [4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)
JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL: Section: E, Section No. 710, Vol. 13, No. 44, Pg. 30, January

31, 1989 (19890131)

ABSTRACT

PURPOSE: To simplify the steps by depositing a boron-doped P-type polycrystalline silicon thin film to manufacture a thin film transistor. CONSTITUTION: A boron-doped P-type polycrystalline silicon thin film is deposited on an insulating transparent substrate 1-1, an island 1-2 is formed by photoetching, and a gate oxide film 1-3 is then formed. After a gate electrode 1-4 is formed, it is conducted in hydrogen plasma processing step, hydrogen ion implanting step or plasma nitride film forming step. Thus, an excellent CMOS polycrystalline silicon thin film transistor having a sharp rise, a small threshold voltage Vth, small OFF leakage current and substantially coincident absolute values of N-channel and P-channel Vth without increasing the number of steps can be performed in a process without increasing the number of steps.

@公開特許公報(A) 昭63-237570

@Int_Cl_4 H 01 L 29/7 識別記号 3 1 1 庁内整理番号 Y-8422-5F ❸公開 昭和63年(1988)10月4日

01 L 29/78 27/12 Y -8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全3頁)

②特 頭 昭62-72367

②出 類 昭62(1987)3月26日

仓 発明者 竹中

を 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

命出 願 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

到代理人 并理士最上 務 外1名

ज्य 🛍 🗓

1、范明の名称

部以トランジスタの製造方法

2. 打計引火の範囲

3. 売明の詳細な説明

(교 及 上の 利 川 分 野)

本気明は、透明性絶縁猛板上に形成されるアク

ティブマトリクスあるいはイメージセンサーの領流のスイッチング就子あるいは巫動川回路にに川いられるCMOS(ComplementaryーMetal-or)型多粒品ンリコン形以トランツスタのにおいて、低屈動でにで大低波が行られ、さらに両チャキルトランツスタのスレッシュホルドで正くはサーキルトランツスタのスレッシュタ及びその製造方法に関する。

(従来の技術)

多 結 品 シ リ コ ン に お い て は 、 結 品 粒 界 に 存 在 す る ダ ン グ リ ン グ ボ ン ド な ど の 欠 隘 が 、 キ ャ リ ア に 対 す る ト ラ ァ ブ 型 位 あ る い は 段 型 と し て 倒 く と 一 戦 的 に 考 え ら れ て ち り (J o h n Y. W. S c t o. J. A P P l. P h y s. , 4 G , 5 2 4 7 (1 0 7 5) 谷 M) 従 っ て 多 結 品 シ リ コ ン 理 段 ト ラ ン 少 ス ク の 性 酸 を 向 上 さ せ る み に は 、 前 紀 欠 陥 を 低 誕 さ せ る 必 要 が あ る。 (J. A P P l. P h y s. , 5 3 (2) , 1 1 9 3 (1 9 8 2) 参

水流による前足欠陥の経婚化が RO F O B その中でも代数的な方法が、水 行なわれて 景プラズマ処理(応用物理学会、1986年状季 大会予募集、課款部署27p-Q-5、水器ブラ メマに回しては、電子材料 1981年1月号 124ページ登組)あるいは水煮イオン打込みあ るいはブラズマ型化数の形成(電子通信学会技術 町元列告SSD83-75. 23ページ登刷)で ある。これらの方法を用いるとVihの絶対値が 小さくなりナブスレッシュホルド間級の立ち上が りが2し・んになる。 しかしながらVihのシフ トという同型が生じる。つまりNチャネルトラン タスダがデブレッション方科にシフトしてOFF リーク電波が上昇し、ドチャネルトランジスタが エンハンスメント方向にシフトするという問題点 を打するのである。(似子通信学会技術研究保管 SSD83-75. 234-9 55 N tt. Ma terials - Research - Socie ty Symposia Proceeding s Vol. 53 419ページ参照)この即囚 として、 グラスマにさらされる事により、ゲートで化化には の間に でいる なだと 考えられている のでで ながらな にいる ので と あらか じめ で 型にして いば、 水 ホ ブラズマ 型 化 ほ 形 返 工程 に 関 で のよう な トランシス ク 特性 の シット の 関 型 で 解 決 で きる。 その 解 決 の なに ゲート 電 橋 形 仮 値 に イ オ ン 打 込 み 徒 に よ り ボ ロ ン モ チャ キ ル ドー ビン グナる と い う 方 徒 が ある。

(免明が解決しようとする調理点)

しかし、前述のような従来技術では、スループットの非常に悪いイオン打込み設置を用いるAに 工程が増加するAにコストの上昇となる。

本発明は、このような水器プラズマ処理工程あるいは水器イオン打込み工程あるいはブラズマ型化設形成工程に我なうトランジスタ特性の設定シフトの関連を解決し、Vihの絶対値が小さくてサブスレッシュホルド領域の立ち上がりが至しゃんで、さらにドチャネル及びNチャネル共にその

V thの絶対値がほぼでしい C M O S 型多結晶シリコン形式トランタスタを、 工程数を増加させないプロセスで実現することを目的としている。 (関連点を解決するための手段)

(27 M (94)

□ 1 − 2 を形成する。前記ポロンドープされた多 結晶シリコン部線は、減圧CVD装置を用い、S i II 。ガスとBII 。ガスとの混合ガスを結分解す ることにより、堆積させられる。ただし低抗率が 大きく低下しない程度に低量度のドープ量にしな りればならない。 続いて同図(b)で示すように 結散化によりゲート酸化は1-3を形成する。同 以 (c)、(d) はCMOS構造を製造する一般 的な工程である。1-4はゲート電極であり、弦 ゲート位標をマスクとして、ポロン及びリンを選 沢的にイオン打込みしソース及びドレイン器を形 **成する。(d)に示すようにPチャネル多指品シ** リコン河級トランジスタ及びNチャネル多特品シ リコン河吸トランジスクを形成する。1-5はポ ロン打込み領域、1-6はリン打込み領域を示 す。水器イオン打込み法の場合はここの状態で行 なう。次に時間独縁数を形成する。協同問題録以 としてプラズマ立化数(Si。N.)を用いると 多糖品シリコン薄膜の水素化が層間絶疑器形成と 同時に速収される。 同図(c) に示すように四周 記録は1ー 合は、続い 煮プラズマ処別を行なう。1-8 は水煮プラズマにより免生した反応性の高い水煮 ラツカルを示している。水煮プラズマは、平行甲 仮型の一数的なプラズマ袋置と目。ガスを用いる ことにより個別に得ることができる。一方、水煮 プラズマ処理工程は、コンタクト電極を形成した 次に行なっても、何ら問題はない。

(元明の効果)
以上述べたように本見明によれば、ボロンドープされた「型多精品シリコン 7 以を推引させて移以トランシスクを作裂するので、従来のようにチャネルドーブの 5 のイオン 打込み工程を購すことができる。従って、工程の 6 時化 及び低コスト化に非常に大きな効果が期待される。

さらにチャネル窓の多粒品シリコンはP型になっているので、水素プラズマ処理によるトランジスク特性の異常シフト(Nチャネル多粒品シリコン対象トランジスタがデブレッション方向にシフトし、Pチャネル多粧品シリコン可以トランジス

タが 北す とができる。健って、水景でラズで、野型 とができる。健介にのではというで、 ないできる。とが可能となった。つまり、 サブスレッシュボルド領域の立ち上がりが登し、・ 人となり、VI hの絶対値が吸過され、した対 チャキル、ドチャキル共にそのVI hの絶対値の 大きさが一段するという優れた特性を作って、 大きさが一段するという優れた特性を作って、 大きさが一段するという優れた特性を作って、 大きさが一段するという優れた特性を作って、 大きさが一段するという優れた特性を作って、 大きさが一段するという優れた特性を作って、 が回り、

例えばアクティブマトリクス 延 仮に本 欠明を用いると O F F で で が小さいので で コントゥス また、アクティブマトリクス 及 板 で する。また、C M O S 情 で で ある な、シフトレン マス F り さ ない で で かった で は が ラー 化 な ど に 対 し て る の で ローコスト 化 に ひ な の で ローコスト 化 に な で の で に し が こ と な の で に か れ し で で で っ。また 低 で に 化 も 可 能 と な る の で 、 素 子

の信頼性阿上にもつながる。

4.図面の簡単な説明


軍1四(a)から(e)は、本発明におけるC MOS型多結品シリコン母数トランジスクの工程 口である。

1-2:ボロンドーブ多格品シリコン

1 - 3 ; ゲート機化以

リーイ": ゲート電極

1 - 8; 水 数 ラ ジ カ ル



第1四

以上

DIALOG(R)File 347:JAPIO (c) 1998 JPO & JAPIO. All rts. reserv.

01912495

ACTIVE MATRIX CIRCUIT SUBSTRATE

PUB. NO.: **61-126595** [JP 61126595 A] PUBLISHED: June 14, 1986 (19860614)

INVENTOR(s): ENARI MASAHIKO

YAMASHITA NOBUITSU

KOMATA TOMOJI KUNO MITSUTOSHI

INOUE YUJI

OSADA YOSHIYUKI

APPLICANT(s): CANON INC [000100] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 59-248171 [JP 84248171]

FILED: November 26, 1984 (19841126)

DIALOG(R) File 352: DERWENT WPI

(c) 1998 Derwent Info Ltd. All rts. reserv. 007848936WPI Acc No: 89-114048/198915

XRPX Acc No: N89-087080

Display panel with reduced number of connections - applies negative voltage to gates of transistors in synchronisation with positive voltage

supplied to selected source line Patent Assignee: CANON KK (CANO)

Inventor: ENARI M; INOUE H; KUNO M; OMATA S; OSADA T; YAMASHITA S

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week

US 4816819 A 19890328 US 85799498 A 19851119 198915 B

Priority Applications (No Type Date): JP 84248171 A 19841126

Patent Details:

Patent Kind Lan Pg Filing Notes Application Patent

US 4816819 A 6

Abstract (Basic): US 4816819 A

The driver comprises N scanning lines (G(1), G(2)...G(N)) each connected to each one of M signal lines. N first transistors each connected to a different one of the N scanning lines, where the first transistors are divided into N/n blocks where n is less than N, N second transistors are each connected to a different one of the scanning lines. A number of first gate lines are each connected to gates of n first transistors in each of the blocks wherein each of the first gate lines is cyclically selected. A number of first source lines are each connected to a source of one of the n transistors in each of the blocks, wherein each of the first source lines is cyclically selected.

A second gate line is connected to gates of the N second transistors. A second source line is connected to gates of the N second transistors. A second source line is connected to sources of the N second transistors. A positive voltage is applied to the first source line selected from among the first source lines and for applying a negative voltage to the other first source lines. A positive voltage is applied to the gates of the first transistors connected to the first gate line selected from among the first gate lines.

ADVANTAGE - External scanning line drive circuit is small.

Title Terms: DISPLAY; PANEL; REDUCE; NUMBER; CONNECT; APPLY; NEGATIVE; VOLTAGE; GATE; TRANSISTOR; SYNCHRONISATION; POSITIVE; VOLTAGE;

SUPPLY; SELECT; SOURCE; LINE Derwent Class: P85; T04; U14

International Patent Class (Additional): G09G-003/36

File Segment: EPI; EngPI

母公開特許公報(A)

昭61 - 126595

⊕Int.Cl.⁴		識別記号	庁内整理番号		砂公開	昭和61年(1986	6月14日
G 09 G G 02 F	3/36 1/133	1 1 8 1 2 8	7436-5C D-8205-2H 8205-2H					
G 09 F	9/35	126	6615-5C	審査請求	未請求	発明の数	1	(全4頁)

公発明の名称 アクティブマトリクス回路基板

②特 顧 昭59-248171

会出 願 昭59(1984)11月26日

⑦発	明	者	江	成	Œ	彦	東京都大田区下丸子3丁目30番2号	キャノン株式会社内
母発	明	者	ш	下	俥	逸	東京都大田区下丸子3丁目30番2号	キャノン株式会社内
⑦発	明	者	小	俁	쨜	司	東京都大田区下丸子3丁目30番2号	キャノン株式会社内
伊発	明	者	久	野	光	俊	東京都大田区下丸子3丁目30番2号	キャノン株式会社内
母発	明	者	井	上	裕	可	東京都大田区下丸子3丁目30番2号	キャノン株式会社内
仍発	明	者	長	Ħ	芳	幸	東京都大田区下丸子3丁目30番2号	キャノン株式会社内
ÐЩ	顕	人	+ -	P ノ	ン株式会	社	東京都大田区下丸子3丁目30番2号	
64	238	1	<u>#</u>	5_ <u>i</u> _	# # #	*		

明 編 書

1. 発明の名称

アクティブマトリクス回路基板

2.特許請求の範囲

(1) アクティブマトリクス回路基板から、走査線 駆動回路への走査線を、スイッチング素子を用い て複数本毎に共通化したことを特徴とするアクティブマトリクス回路基板。

(2) 上記スイッチング素子を、アクティブマトリクス回路と同一基板上に一体形成することを特徴とする特許請求の範囲1項記載のアクティブマトリクス回路基板。

3 . 発明の詳細な説明

[産業上の利用分野]

本発明は、アクティブマトリクス回路基板の走 表級の構成に関するものである。

[従来の技術]

アクティブマトリックス回路基板の代表的なものとしてTFT(Thin-File-Transistor)をスイッチング素子として用いた液晶表示姿置がある。

この液晶表示装置は、CRTに変わる表示装置として注目されているが、近年の高解像度化、高品位化に対応するため、その走査線の本数は数百本にものぼり、また高密度化している。

第2回は、使来のアクティブマトリックス型は を表示を置の回路構成をしたものである。 図 四中 1 が表示部、A MNは画業製動用のTFTスイッチ動 は要子、2は信号線製動回路、3は走を (N) に を表示を置いるとの接続部、G(1) ~ G(N) に を表したもののを を表したり ~ S(N) は信号線を示する を表したり ~ S(N) は信号線を を表した。 かかる装置において、走を線数 合、(を表 を、 N × Mのマトリクス横線は N ケ所ととる を、 N × Mのマトリクス横線は N ケ所ととる を、 N × Mのマトリクス横線は A との を で は、 の 整数)、 接続部4 は 2 線数 4 8 0 本 た た ス 型 で アクト比3: 4 、 画面 サイズ 画面の縦の を おえた場合、 画面の縦の

 $g = 3 \times 2 \ 5.4 \ (ss) \times \frac{3}{5} \approx 4 \ 6 \ (ss)$.

であるから走査線密度はは

$$d = \frac{N}{2} = \frac{480}{48} = 10.4 (*/**)$$

となり = 出当り、約10本の密度となる。 【発明が解決しようとする問題点】

使来、この高密度、且つ多数の走査線を外部の 走査線 裏動 回路と接続するために、実装の 類性、歩音りの低下及びコスト高が問題となってい た。また、走査線 裏動回路の出力線数も N 本必要 であるため、走査線 裏動回路 そのものが大規模と

なり、大きさ、コストの面で問題があった。

本発明は、この様な従来の問題点に起みなされたもので、アクティブマトリクス回路基板の定益様と外部駆動回路との接続数を減らし、実装の簡素化、歩智りの向上、実装コストの低下、さらに、外部走査機駆動回路の小規模化、コンパクト化、低コスト化を計ることを目的とするものである。

[問題点を解決するための手段]及び[作用] 本発明は、回路基板から走査機器動回路への走 査線を、スイチッチング素子を用いて複数本まと めて共通化したもので、より具体的には、走査線 を複数本共通化し、この共通化した接続部の表示

駆動信号のタイミングを示す波形図であり、第4 図は本実施例における各駆動信号のタイミングを 示す波形図である。

実際にディブレイ装置として駆動する場合には、第1回に示した共通走査線駆動回路 5 から、共通線 A、B、C、Dに繰り返しパルスを与えると共に、分割プロック選択線 B(1) ~ B(a) を顧次のN/OFFさせる。また、Pi~Paには非選択時にG(1)~G(N)を~ V(Y)の電位に制御するために放電制御線 I にパルスを与えるようにすればよい。(第4回参照)

この様に、共通走査線駆動回路5を、第4図に示すごとく駆動することによって、走査線G(1) ~ G(N) に第2回に示す様な電気信号を与えることができる。

上記実施例においては、走登銀をN本、共通級を4本として説明したが、例えば走登線を480 本、共通銀を24本とすると、分割ブロック選択線は20本となり、外部駆動回路との旋線数は、放電電位線の2本を含めて合計46 各々スイッチング素子を設け、各スイッチング素子を複数値まとめて制御することによって耐配定を登録を駆動するものである。このため、従来に比べ外部駆動回路との接続線の数は大幅に減少する。

[実施勞]

第1図は本発明の実施例を示す回路構成図で、 第2図に示したNXMアクティブマトリクス型液 品表示装置の走査線を4本の共通線A、B、 C、Dに共進化した場合の例である。

ケ所となり、約90%の接続数削減の効果があ *

また、分割化スイッチング素子と放電用スイッチング素子は画素駆動用スイッチング素子と同一機能であるので、同一基板上に一体化形成することが可能である。

[発明の効果]

本発明においては、アクティブマトリクス国連をますると共に、前記スイッチング素子を用いてナティブティアティア・リクス国路と同一基板上に一体形成とのできまり、国路を設めてきるため、実装ができるため、実装ができるための自上、低コスト化を図ることがパクト化、低コスト化にも効果がある。

4 . 図面の簡単な説明

第1 図は本発明の実施例を示す回路構成図、第2 図は従来のアクティブマトリクス型液晶表示装置の回路構成図、第3 図は走査線駆動信号の被形